2711-M3A19L1/A与MT对处理器性能的提升着程度上的不同。 但是会造成这样的结果，其实2家IP厂商的研发概念上有很大的关连。由于MT技术着重于处理单元、内存控制器的有效利用，在zui大程度上节省晶体管的使用，并且在此前提之下往上提升效能表现，这与MP架构中，系统效能需求有多少，就复制多少个核心塞进芯片中的浪费作法*不同，MP可以取得较为全面的应用广度，但是稍嫌铺张浪费，相较之下，MT在成本与效能方面的平衡性表现要来得高明些。

许多人将MP与MT相提并论，而在某种程度上，这样的比较其实并没有太大意义，因为基本设计概念已经天差地远，架构上的采用自然无法一概而论。在技术上，为了实现硬件多重处理，两者对于软件*化的复杂度方面其实都同样比单核心架构要来得复杂许多，而为了要尽量避免处理单元与内存控制器在资源分配上的冲突，MT架构或许会来得更为复杂一些，但MP 架构其实在某些程度上也会面临同样的问题（特别是共享高速缓存与内存控制器的多核心架构）。

不论是在指令层级，或是执行绪层级的多任务，都与2711-M3A19L1/A传统单核心单执行绪的程序写作方式与*化方法大异其趣。 一般的MT架构设计方面，单一处理器核心在运算的过程中，常会有内存存取速度跟不上处理器频率增加的问题，进而导致高速缓存错失（miss）时，形成执行管线长时间闲置的状况，我们都了解，1个2711-M3A19L1/A系统中的储存单元，zui快速的要属处理器中的缓存器，其次是L1高速缓存、L2快取记体，zui后则是主存储器，其速度的差别可达数千倍以上，处理器要取得指令或数据时，必先从高速缓存中提取，储存于缓存器中进行运算，zui终结果再回存到高速缓存，并在空闲时填回主存储器，当2711-M3A19L1/A处理器向高速缓存发出存取需求，却发现所需要的数据不在高速缓存中，这是就必须花费大笔的时间前往主存储器寻找并读取，这其间所浪费的时间可能会高达数十个频率周期，处理管线在等待数据*的时间，就形成了闲置状态。 

SIEMENS SIMATIC,S7 1P 6ES7-133-0BL00-0XBO,6ES7-193-0CB10-0XA0

STEC, SEF-7140M-UC,MFC,MASS FLOW METER,1 SLM,N2O

YAMATAKE DISTRIBUTED I/O MODULE CHSM00 HD-CHSM00MB

UNIT UFC-8160 2 SLM MFC MASS FLOW CONTROLLER GAS:H2

UNIT UFC-8561 10 SLM MFC MASS FLOW CONTROLLER GAS:Ar

SHINAGAWA MODEL AK-30 VFF

HITACHI KOKUSAI ELECTRIC CCD CAMERA KP-M1AN

OMRON PLC DST1-MD16SL-1 lot of 2

DENSEI POWER SUPPLY BCV5080

TVB6004-1 QMC3,1281-001184-16,1208-001184-15 BOARD

NIDEC SHIMPO ABLE REDUCER GEARHEAD VRSF-S9C-400-SPT / RATIO 1:9

TECHNO DRIVE CO.,LTD KR-515M

ION SYSTEMS 5024e-CE CONTROLLER WORKING

MDC VACUUM,KAV-075-P,311072

LAMBDA ELECTRONICS MODEL LIS-3I-12 REGULATED POWER SUPPLY