SIEMENS/MOORE 16201-1-18口以太网转换HUB控制器

　　需要知识：IEEE802.3标准，包括10MHZ以太网和100MHZ快速以太网。

　　相关领域：异步传输模式（ATM），IEEE802.11无限局域网，IEEE1394，USB等。

　　SIEMENS/MOORE 16201-1-1，计算机仿真和只能解决ASIC设计流程的数字部分。如果在IC中有任何模拟部分，他将依赖模拟设计者或从另外的厂家购买。甚至一些纯数字部分也能从另外一些厂家购买以加速上市时间。那些不是被我们设计的部分称为IP，包括HDL代码，网表，硬核。对于我们设计的技术取决于硬核。一些IP是非常贵的，如在USB2.0中的PHY。一些小的公司没有足够的人力和软件资源来完成有些工作，甚至他们不能在缺货期预定足够的晶原，因此涉及服务公司取代了他们的工作。但并不是每个IP都满足我们的需要，有时我们需要在购买后作一些修改。我们要在设计前决定所要用到的IPs。

　　在设计开始，设计者必须理解所有相关的标准、规范和算法。但是有许多方法来应用这些规范和算法。的结构是快速和zui小芯片尺寸的结合。不幸的是，快速的需求常常和zui小芯片尺寸的需求是对立的。因此，在HDL编码工作前规划一个*的结构也是一个重要的问题。

　　例如：

　　1：除法器

　　除数被固定。zui快的方法是查表，但是这个方法需要大的内存。我们可以可以从被除数中不断的减去除数直到新的被除数比除数小。它会花更多的时间但用zui少的硬件。还有许多的方法来构建除法器，每种方法都有他自己的优点和缺点。

　　2：图像处理的动态评估器

　　从前一个图片中发现zui相似的8×8模块，在整个电影剪辑中。zui基本的有全搜索和三步搜索的方法。许多的论文已经讨论过优化硬件复杂度和速度的结构，这里我不再祥解释。

　　一个好的设计者应该要被实际经验培训和不断的。我们要在每个设计工作中非常小心和耐心。因为一个NRE将会消耗大量的金钱和数周的时间，如果他不小心犯错，设计者将会对金钱和计划失败负责。经验和小心也许是来完成一个成功的设计项目的方法。

　　以下条款是一些对一个稳步的和成功的设计的建议：（可能有些朋友也指出了其中的部分，我这里只作简要说明，可能稍有不同）

　　SIEMENS/MOORE 16201-1-1命名风格：

　　1、不要用关键字做信号名；

　　2、不要在中用VERILOG关键字做信号名；

　　3、命名信号用含义；

　　4、命名I/O口用尽量短的名字；

　　5、不要把信号用高和低的情况混合命名；

　　6、信号的*个字母必须是A-Z是一个规则；

　　7、使模块名、实例名和文件名相同。

　　编码风格：记住，一个好的代码是其他人可以很容易阅读和理解的。

　　1、尽可能多的增加说明语句；

　　2、在一个设计中固定编码格式和统一所有的模块，根从项目*定义的格式；

　　3、把全部设计分成适合数量的不同的模块或实体；

　　4、在一个always/process中的所有信号必须相关；

　　5、不要用关键字或一些经常被用来安全综合的语法；

　　6、不要用复杂逻辑；

　　7、在一个if语句中的所有条件必须相关；

　　SIEMENS/MOORE 16201-1-1设计风格

　　1、强烈建议用同步设计；

　　2、在设计时总是记住时序问题；

　　3、在一个设计开始就要考虑到地电平或高电平复位、同步或异步复位、上升沿或下降沿触发等问题，在所有模块中都要遵守它；

　　4、在不同的情况下用if和case；

　　5、在锁存一个信号或总线时要小心；

　　6、确信所有寄存器的输出信号能够被复位/置位；

　　7、永远不要再写入之前读取任何内部存储器（如SRAM）；

　　8、从一个时钟到另一个不同的时钟传输数据时用数据缓冲，他工作像一个双时钟FIFO；

　　9、在VHDL中二维数组可以使用，它是非常有用的。在VERILOG中他仅仅可以使用在测试模块中，不能被综合；

　　10、遵守register-inregister-out规则；

　　11、像synopsys的DC的综合工具是非常稳定的，任何bugs都不会从综合工具中产生；

　　12、确保FPGA版本与ASIC的版本尽可能的相似，特别是SRAM类型，若版本*是的；

　　13、在嵌入式存储器中使用BIST；

　　14、虚单元和一些修正电路是必需的；

　　15、一些简单的测试电路也是需要的，经常在一个芯片中有许多测试模块；

　　16、除非低功耗不要用门控时钟；

　　17、不要依靠脚本来保证设计。但是在脚本中的一些好的约束能够起到更好的性能（例如前向加法器）；

　　18、如果时间充裕，通过时钟做一个多锁存器来取代用MUX；

　　19、不要用内部tri-state，ASIC需要总线保持器来处理内部tri-state；

　　20、在toplevel中作padinsertion；

　　21、选择pad时要小心（如上拉能力，施密特触发器，5伏耐压等）；

　　22、小心由时钟偏差引起的问题；

　　23、不要试着产生半周期信号；

　　24、如果有很多函数要修正，请一个一个地作，修正一个函数检查一个函数；

　　25、在一个计算等式中排列每个信号的位数是一个好习惯，即使综合工具能做；

　　26、不要使用HDL提供的除法器；

　　27、削减不必要的时钟。它会在设计和布局中引起很多麻烦，大多数FPGA有1-4个专门的时钟通道；

Siemens Servomotor 1FK6032-6AK71-1​SG0 6000 U/min 0,8Nm

Siemens Servomotor 1FK6042-6AF71-1​SG0 6200 U/min

Siemens Servoleitung Motion Connect 6FX4002-5CA01-1​BH0

Siemens Servoleitung Motion Connect 6FX4002-5CA21-1​BH0

Siemens Servoleitung Motion Connect 6FX8002-5CA01-1​AJ0

Siemens Servoleitung Motion Connect 6FX8002-5CA21-1​AG0

Siemens Servoleitung motion Connect 6FX8002-2CF02-1​BD0

Siemens Servoleitung motion Connect 6FX8002-2CF02-1​AK0

​