等离子设备改善PCB制程中外层线路导致短路

造成PCB制程中外层线路导致短路可能的原因：

1.乾膜的附著力不佳，造成线间也镀上铜锡
2.乾膜受到刮撞伤造成线路间距镀上铜锡
3.线路电镀过高产生草菇头(Mushroom) 现象， 线路无法蚀出。

等离子设备改善PCB制程中外层线路导致短路
PCB制程中外层线路短路可能的解决方案：
短路基本上就是不该有铜的区域却有铜的残存，它可分为不该电镀的区域却镀上铜锡，该蚀刻掉却又未蚀刻掉两类问题。针对这两者问题的产生因素，在此提出一些解决方案：

对策1.
乾膜的附著力不佳，可以加强压乾膜前处理的表面粗度·同时注意乾燥段的效率是否足以使板面确寳乾燥。在压膜方面，必须确实掌握乾膜的特性，原则上略为降低压膜速度会有助于结合力的提昇。在显影方面应该注意显影点及上下面的均匀度，避免过度的显影产生。线路显现后，储存的环境及时间必须控制，否则良好的线路可能会被破坏，其中尤其是温度及阳光会影响乾膜的附著力。这些项目都注意到了，乾膜结合力的问题应该可以解决。
对策2.
刮撞伤是线路的杀手，应该从机械及人员操作著手改善刮撞伤的问题。
对策3.
PCB线路电镀的电流密度分布并不均匀，对PCB线路较疏鬆的区域容易发生电镀高度超过乾膜的问题。可以改善的方式是降低电流密度，改善PCB电镀均匀度。也可以用更厚的乾膜，防止电镀高度超越乾膜，只是解析度必须符合产品的需求。只要草菇头现象不发生，就不会有乾膜去除的问题，当然乾膜去除了就不会有间距无法蚀除的问题。